Hallo!

Ich habe zu diesem Thema auch mal eine Frage.
Zwischen dem Schaltplan hier im Downloadbereich und
einigen andereren bestehen doch große Unterschiede?
Dieser hier hat einen Pull-up-Widerstand (4,7k) an der
Sendeleitung des Pagers (TX). (vermutlich für Pager mit
open-Collector-Ausgang)
Die anderen Pläne (von Helmut Flasche)haben widerum einen Spannungsteiler in der RX-Leitung, so dass der Pegel des IC´s reduziert wird.
Der IC ist ja nur ein Wandler zwischen RS232 Pegel und
TTL Pegel.
Ich könnte mir aber vorstellen, dass einige Pager mit
3,3V-Logikpegel arbeiten (deshalb der Spannungsteiler).
Dann wäre der TTL Pegel ja gefährlich hoch?
Es gibt also viele Punkte, weshalb die Schaltung evtl. nicht
mit allen Pagern funktioniert?
Weis da jemand was genaues?
Wie sind denn die Original-Programmer aufgebaut?

Gruss Kaputtnik